|
Deserialização em FPGA Xilinx Spartan 6
|
|
28-01-2013, 10:29
Mensagem: #3
|
|||
|
|||
|
RE: Deserialização em FPGA Xilinx Spartan 6
Olá Blindado,
agradeço a tua preocupação e a tua resposta, mesmo que não me ajude muito. No entanto, o esquema que eu apresentei acima pode ser o problema de, por exemplo, quem tem uma placa de teste (ou test kit) da xilinx com uma memoria DDR instalada. Para comunicar com a memoria precisa de criar um bloco deste género. Mas, no meu caso eu preciso de uma coisa genérica. Não acredito que em Portugal não haja quem saiba fazer isto.... Cumprimentos, Pedro |
|||
|
|
« Mais Antigo | Mais Recente »
|
| Mensagem neste Tópico |
|
Deserialização em FPGA Xilinx Spartan 6 - pnts - 24-01-2013, 15:20
RE: Deserialização em FPGA Xilinx Spartan 6 - blindado - 27-01-2013, 18:29
RE: Deserialização em FPGA Xilinx Spartan 6 - pnts - 28-01-2013 10:29
RE: Deserialização em FPGA Xilinx Spartan 6 - pnts - 25-02-2013, 10:45
|
Utilizadores a ver este tópico: 1 Visitante(s)